1.对象: 23男 清大学生
2.地点: 新竹
3.科目：Verilog
4.上课时间：基本上双方有空的时间就可以
5.时薪：800/hr 我程式基础很差，如果你认为你是强者可以把我教得很会的话，我最高
可给1000/hr。
6.条件：熟悉Verilog，以及一些合成工具(ex:Verdi/spyglass)，有修过ic lab 积体电
路设计实验更好。
7.联络方式：站内信并附line ID
8.附注：不用帮我上课，基本上就是教我作业怎么写，以及我遇到问题时教我就好。
基本上至少一个礼拜会一次，一次至少一个小时。
我程式这方面理解很慢，还麻烦您有点耐心。
持续时间就到这个学期结束。