1.对象: 24y女
2.地点: 新竹市区/清交附近/线上
3.科目：verilog hdl 电路设计
4.上课时间：平日下午 一周一次 可议
5.时薪：850~1500 不太熟行情 可议
6.条件：熟悉verilog hdl, 协助作业引导&解惑
7.联络方式：站内信
8.附注：