1.对象: 20y 男生
2.地点: 新竹市
3.科目： Verilog/SystemVerilog
4.上课时间：六日 9am~10pm
5.时薪：400~600
6.条件：不拘
7.联络方式：站内信
8.附注：附注家教经验及学历。学生对于学习verilog有困难，不知如何设计作业内容，
基本的logic design观念也不是很清楚，希望能一并教导。