Re: [讨论] bit error 小测试

楼主: Oswyn (Oswyn)   2020-07-14 03:54:31
※ 引述《nm662644 (六月的伊利)》之铭言:
: 之前看到板上先进的讨论有感而发,便用matlab模拟bit error的情况作了几个档案
: 模拟方式为对随机的取样点(0~3秒内)各声道中随机挑1bit翻转。
: 档案内有九个音讯档,第一个是原始档。
: 第二个到第九个为经模拟的档案,然而有个档案与原始档无异。
: https://reurl.cc/ZO6Mk6
: 还请各位先进赐教
: #10:20小更新一下档案,除原始档长度以外无任何异动
一般 DAC 发现传输错误(各种原因),造成奇偶检测不过关的状况
通常 DAC 会沿用最后一次的正常数据,而不是直接使用有问题的数据
因为实时流在发生错时无法重传,沿用最后一次的正常数据伤害小
所以传输错误多半不会有上述实验的状况发生
https://imgur.com/uISIPwT
截个 AKM AK4113 的文档内容示例
(Audio) Frame=音频帧,由两个 sub-frame(2 channel) 组成
sub-frame 发生 Parity Error, Bi-phase Error or Frame Length Error 时
AK4113 会用 last normal sub-frame data 继续输出直到错误解除
也就是"插入"最后一个没有出错的值
但也有的 DAC 在收到连续错误时会直接静音(不输出),总之怎么应对传输错误各家不同
不过应该不太有 DAC 会直出错误数据就是了,因为这多半会很糟,比重复插入还糟
但 DAC 本身也有可能产生 Offset & Gain Error 等错误,有的厂商会在 Spec 中标示
其错误率
补充
DAC 常用的处理错误方式"插入/跳过"
https://imgur.com/4HWtZMU
图1:要传输的原始信号
https://imgur.com/v6ogFLh
图2:插入示例1
https://imgur.com/0z7uqMv
图3:插入示例2
https://imgur.com/uJthghq
图4:跳过示例1
https://imgur.com/rFVNLPy
图5:跳过示例2
作者各举了不明显与明显的例子,详细解答请参照下方原始 link (英文)
https://bit.ly/2WgR5Oz
Typical Errors in Digital Audio: Part 5 – What time is it there?
@earfluff and eyecandy
再补充一下
由于现在 DAC 几乎都仰赖 Overampling,所以图3的状况会产生类似过冲的结果
所以图3比起图2除了看起来明显外,听起来会更明显
※ 手残眼残打错
错误的采样点发生在波形的什么位置,是会影响结果听起来明不明显的
作者: yohsiatai (yohsiahsuan)   2020-07-14 04:21:00
推~
作者: djboy (雞尾酒)   2020-07-14 06:46:00
认真读书,推。
作者: iamala (it depends)   2020-07-14 06:57:00
感谢分享
作者: nm662644 (六月的伊利)   2020-07-14 07:52:00
其实我的本意是讨论讯源端的情况。另外single parity bit应该没办法处理超过一个位元翻转的情况?
作者: goldie (阿良)   2020-07-14 08:33:00
推直接看 DAC 芯片的 datasheet感谢分享,学习了!若发生偶数数量 bit 错误,1 bit 的 parity bit 应该是无能为力侦侧出这种错误了!
作者: martinlin77 (mar)   2020-07-14 09:02:00
我文组请问假如是传一串01 的数字,1个bit是0变1吗
作者: djboy (雞尾酒)   2020-07-14 09:06:00
这让我想起一句老话:AV永远不sync,但是AV也永远sync。
作者: justagame (各种加班)   2020-07-14 09:08:00
@martinlin77 是喔欸不对 问底层的话应该还有无法辨识吧...
作者: martinlin77 (mar)   2020-07-14 09:20:00
一般电脑的资料 0变成1 真的可以吗?
作者: justagame (各种加班)   2020-07-14 09:24:00
电脑是经过层层纠错上来维持正确性的 电路非常底层 /_\
作者: nm662644 (六月的伊利)   2020-07-14 09:46:00
的确要发生如此的坏情况的机率非常低,我只是好奇这种巧合是如何作用的听感上的?
作者: justagame (各种加班)   2020-07-14 10:05:00
我只是在回'为什么电脑资料可以出错'的问题而已 XD
作者: biaw (blue note)   2020-07-14 10:07:00
其实你的示意图有点不精确 一个frame通常都有一些长度 例如跨了8ms之类的 所以里面已经有很多sample了 也就是说如果是高频的话一个frame里面已经有好几个cycle了 我想重复上一个frame的意义是这么短的时间区间里面 音讯的频率组成本来就不该有太大的变化吧 不管是语音或是各种音乐
作者: m9172250 (bahpomet)   2020-07-14 10:25:00
01正确跟听感差异好像很多人一直把这两个绑在一起去想
作者: biaw (blue note)   2020-07-14 10:43:00
不是因为最有道理 而是因为那是最容易想像的吧
作者: krrvincent (krr)   2020-07-14 11:03:00
现在不就在讨论听感差异的来源吗
作者: djboy (雞尾酒)   2020-07-14 11:29:00
这网站作者真的强,B&Q任职,AES学术研讨会。他对 jitter的的文章也很有趣,下面是结论的连结。https://reurl.cc/ZO6dWa 。而且他做了很多实际的测试,像是用B&O的wireless powerlink无干扰下 24bit/48Khz/24小时/11天,都没有1bit错。
作者: nm662644 (六月的伊利)   2020-07-14 11:47:00
就我自己的印象在合乎规范的器材下,data jitter的确上千小时都可能不会发生一次
作者: djboy (雞尾酒)   2020-07-14 11:48:00
最特别的,是他认为,即使是同步传输(即DAC的clock是受到source端影响),也是不重要的(或是影响极微小)。前题是:此一source端的影响要在标准之内。至于标准是啥,我还没有看到;文章实在太多了~~~Oswyn大大,就麻烦了 xd
作者: nm662644 (六月的伊利)   2020-07-14 11:52:00
几乎绝大部分的DAC都有PLL,我想的确是影响不大。
作者: lll156k1529 (吃鸡腿)   2020-07-14 11:54:00
推专业
作者: vericool   2020-07-14 13:07:00
作者: StNeverRush (circlehuang)   2020-07-14 15:11:00
推推 学习学习
作者: martinlin77 (mar)   2020-07-14 15:37:00
推推推
作者: goldie (阿良)   2020-07-14 17:43:00
推推
作者: jim543000 (玄黄无极)   2020-07-14 21:06:00
可是有114ee不懂什么是阻抗匹配 程度真的很差
作者: chickengod (鸡大侠)   2020-07-14 22:49:00
作者: bh2142 (濒临绝种的Emacser)   2020-07-14 23:12:00
作为114CS我感到一点点的羞耻

Links booklink

Contact Us: admin [ a t ] ucptt.com