※ 引述《try66889 (猫猫只求黑琴ㄍㄟˋ婚 )》之铭言：
: 有两小题想请问大家～
: https://i.imgur.com/PegYtCR.jpg
: https://i.imgur.com/yqjOrfN.jpg
: 1.
: 想请问19题的C选项是错在把ex和mem stage结合后变成ex/mem ，原本的lw 指令会像a选项
: 一样分成两个两个指令使得ex stage计算要读取的mem data address和read memery data会
: 分开，因此clock rate不会改变？
(C) 的题干是说 Memory access 跟 ALU 可以 "平行"，
所以 clock time 基本上就不可能变长了
除了从 ISA 上下去动手，如 (a) 的 zero offset design 需要搭配 compiler code gen
也可以从 Pipeline control logic 上下手，碰到 Memory instruction 即切换成
Multi-cycle execution，这样也是影响不到 clock rate 的
PS. 但是 CPI 会增加 :)
PPS. 网络上可以找到一份中央大学讨论 ARM9 的投影片，非常详细
: 2.
: 主要想请问20题的D选项，看完板上的讨论还是不太懂为什么错QQ 从mem stage移动到ex st
: age penalty少一个cycle => CPI 下降
: 还是因为cycle time会上升吗？
: 谢谢大家 > <
你的 concern 是正确的，现实情况的确要考虑到那个 stage 会不会变成 critical path
进而影响到 clock rate。
不过就我看来，这题主要应该是要考 branch penalty。
所以你问我考试要怎么答？我不知道～ 研究所考试嘛，习惯就好～ (笑)