[理工] 计组下册196!

楼主: Aa841018 (andrew)   2019-10-11 06:50:41
https://i.imgur.com/Nej0fgy.jpg
https://i.imgur.com/GS6gStH.jpg
124(2)想了很久想不出来,蓝色字是我做的假设,结果也矛盾
请问这题应该怎么做?
作者: mistel (Mistel)   2019-10-11 21:46:00
AMAT=hit time +miss rate莪iss penalty
作者: DLHZ ( )   2019-10-11 21:46:00
你要不要把你的假设打出来 这部分套amdahl公式而已
楼主: Aa841018 (andrew)   2019-10-11 22:19:00
我是假设原本的没有cache只有Main memory,然后新的增加一个L1 cache。Tu表示level 1 hit time,Tm表示Main memory hit time,然后T1同时表示Main memory的hit time?.....我就是卡在这,latency到底是不是hit time啊?意思是我要写解答的答案或是Tm/(Tu+(1-H)*Tm)都可以吗(如果T1=Tm的话)………感觉总有哪里不太对
作者: ekids1234 (∵:☆星痕╭☆)   2019-10-11 22:58:00
其实我也被搞混了 一开始会觉得 T1 是 miss penalty不过 也许他说的T1是 load all data from lower 的总时所以 penalty 要套 Tm ? 我的理解是这样不过这是看了答案后才这样想的
作者: mistel (Mistel)   2019-10-11 23:24:00
https://i.imgur.com/eHgYiMh.png我觉得all data stored in lower level memory那句只是指下层的内存就是最底层了...我觉得应该没有特别的意思@@
楼主: Aa841018 (andrew)   2019-10-12 07:50:00
谢谢,我懂了!

Links booklink

Contact Us: admin [ a t ] ucptt.com