PTT
Submit
Submit
选择语言
正體中文
简体中文
PTT
Grad-ProbAsk
[理工] 107 交大 计组 (4)
楼主:
jojoboy0115
(jojo)
2019-01-15 13:21:24
https://i.imgur.com/nL04DBo.jpg
想问一下这题的(d)选项为什么对?
作者:
skyHuan
(Huan)
2019-01-15 13:32:00
CPU送出逻辑位址到TLB或page table转换成实体都是透过MMU(硬件)处理,如果要透过OS会一直interrupt很没效率,只有page fault的时候才会interrupt让OS处理可以想成还在memory里面都不关OS的事,要I/O才会给OS
楼主:
jojoboy0115
(jojo)
2019-01-15 13:57:00
感谢sky大的解说~
作者:
b10007034
(Warren)
2019-01-15 17:51:00
请问1楼说法在哪可以查到阿?我想看看感谢
作者:
skyHuan
(Huan)
2019-01-16 09:35:00
https://i.imgur.com/LNufYUj.jpg
但计组是说pipeline如果TLB或cache miss会有exception,之前问洪逸他说两科的看法可能不一样,还在内存就不关OS的事,page fault要做I/O才会OS跳出来
作者:
b10007034
(Warren)
2019-01-16 12:52:00
嗯对的,总体来说蛮复杂的,我翻了恐龙跟算盘大致上的心得跟你说得差不多首先看到TLB(恐龙397),看CPU可以让HW处理或是透过中断然后是TLB(RISC-V算盘839),TLB miss,HW储存暂存器值然后产生exceptionexception调用OS,并用一组特殊的instr.(ISR?)更新TLB看了一些之后我只能说有三种情况,1全都HW处理2全都OS处3.HW+OS处理目前能确定的是cache一定是HW处理,猜测是为了快而memory那部分就是HW(MMU)+OS(决定replacement algo.)TLB也是HW+OS(参照算盘)总体上来说应该都可以由OS或HW处理,只是为了效能及资源来做trade-off,而这也就是现实的复杂之处说得还蛮模糊的,希望有大神出来点破我XD
作者:
skyHuan
(Huan)
2019-01-16 23:10:00
感谢,长知识了!不过目前看到的考题都是硬件处理,只有要读disk才会给OS,所以有点应付考试心态也没去查那么多,可能真的实作又更复杂还要看系统而定了,考完要再好好学习了
继续阅读
[理工] entry和set associative
bird1140
清大 107资演
kaidi620
[理工] 104中山计组
AAQ8
[理工] 107交大(5)!
Aa841018
[理工] 106中山计组
AAQ8
[理工] 计组题库
AAQ8
[理工] 计组 cache
imadog
[理工] 计组 miss rate
imadog
[理工] 107交大计系 第五题
yijia1127
[理工] 106中正软件
foog19960628
Links
booklink
Contact Us: admin [ a t ] ucptt.com