https://i.imgur.com/eMY1p3N.jpg
请问一下第一题，要算出最长的stage耗时。从我抄的笔记上如果没错的话看起来应该是E
X stage(75ps)
但是题目最后一行写说register write occur at the end of the clock cycle，我感觉
是要在算完每个stage的components后再加上写入pipeline register保存的时间，
但这样的话IF stage就是 15+50+15=80
想请问pipeline register的时间要怎么看是算在stage中的前还是后

最后一行的意思是暂存器会在cycle最后才写入，而课本一般都假设暂存器前半周写，后半周期读，所以会产生额外的hazard要再重新trace一次路径较好不过你问的这小题好像跟register write occur at theend of the clock cycle没啥关系IFstage是50+15，前面那根pipeline reg是属于前一个stage的，这个stage不会去写到