[理工] 计组 component latency

楼主: newpuma (还很新)   2016-12-17 16:57:35
http://i.imgur.com/1zRqk2q.jpg
如果题目只有stage的主要单元我算的出来,但是那个path,我没办法区分什么时候得把m
ux给算进去
比较特别的是R type在ALU前面的MUX要算进去,LW却不用?
第二点是选择目的暂存器的那个Mux(IM跟Reg中间)那个为什么都没算进去,因为同时有做
其他工吗
谢谢
作者: ex8338 (三十八)   2016-12-17 17:39:00
去翻整个图 lw过ALU之后先进MEM在到MUXR-type是过ALU后 绕过MEM直接到MUX 两个MUX是同一个原来是问 前面的ALU我回错了
作者: lion83395 (阿月)   2016-12-17 17:48:00
lw会经过MUX再到ALU是从下面那条经过SE的路径去走而那条并不是longest path 所以没算
作者: ex8338 (三十八)   2016-12-17 17:52:00
reg出来那条也会进MUX吧 我也想不懂
作者: yupog2003 (屁股)   2016-12-17 17:58:00
区分要不要把mux算进去:检查他有没有在longest path上第二点:决定write register可以等到data从memory读出来之后再决定都来得及,而data读出来之后mux也早就通过了,我的想法是这样,但没有很确定是不是正确的你讲的同时有做其他工是重点,只要其他工比这个工长,就代表这个工不在longest path上,所以就可以不用算
作者: Transfat (Transfat)   2016-12-17 18:23:00
要对着图看会比较清楚,为什么lw没有把ALUSrc这个mux算进去是因为, Critical Path 走IM-Reg-ALU会花比较久时间R-type的ALUSrc是读ReadData2的资料,所以是在Reg之后的路径,比直接从Reg-ALU还要再多上一个MUX的时间
作者: aa06697 (todo se andarà)   2016-12-17 20:00:00

Links booklink

Contact Us: admin [ a t ] ucptt.com