[理工] [理工][计组] Critical path gate delay

楼主: bugman195 (宇宙美食家)   2016-11-24 21:42:55
http://i.imgur.com/oaO3Rju.jpg
http://i.imgur.com/EshrvzS.jpg
题目5.a, 题目要我们找出32bit adder的critical path delay, 但我比较不懂的是,参照张凡课本的解读:http://i.imgur.com/jC73PZf.jpg
最后一步的sum是3 delays, 想请问一下最后的Ci,ci,到sum过程的delay是怎么计算的呢?
谢谢!
作者: aa06697 (todo se andarà)   2016-11-25 13:12:00
就算是算sum 最后一步也应该是3啊 怎么会是2 @@ (你可以去看我前几篇回的 不过sum我是算10就是了)题目最后一行的意思应该就是在讲4bit ALU也是CLA
作者: kyuudonut (善良老百姓)   2016-11-24 23:55:00
怪怪的 critical path delay应该计算到C8 就好1 + 2 + 2 = 5顺便想请问 此题并未提到是多层次的CLA 怎么就直接假设4bit ALU 也是由CLA构成?

Links booklink

Contact Us: admin [ a t ] ucptt.com