[理工] 资料路径与控制

楼主: ninutemaid (美粒果打错)   2016-11-18 15:31:29
不知道为啥不能上传相片,直接用问的
可以问一下为啥张凡的
Rtype路径是Imem,reg,mux,alu,mux,reg
Lw路径是Imem,reg,alu,dmem,mux,reg
可是课本的确是
Rtype路径是Imem,reg,mux,alu,mux
Lw路径是Imem,reg,mux,alu,dmem,mux
作者: hopward (hopward)   2016-11-18 17:12:00
Rtype跟lw最后有write back的动作 所以最后要加一个reg阿课本lw那个是错的吧,lw在reg后并不会经过mux阿 会经过mux的是经过sign extension后过来的16bit constant
作者: ken52011219 (呱)   2016-11-18 17:25:00
可否提供个页数@@? 不同的题目条件也不同
楼主: ninutemaid (美粒果打错)   2016-11-18 17:44:00
,白算盘中文版后面题目4.7 ,4.10,4.10和张凡的一模一样但各自表述
作者: ken52011219 (呱)   2016-11-18 17:55:00
这个前几篇我有回应,4.10 要求的是signal 不太一样4.7 就是一般的题目了已Lw为例 delay time 总不可能memwrite 在reg后才传到, 整个cycle早就做完了@@~MEMread

Links booklink

Contact Us: admin [ a t ] ucptt.com