1.(已OK，感谢A4P8T6X9)
大家好，想请教一下CPI_new的这种算法是什么意思?
题目中提到:
新的compiler把各种类型的instructions(应该可以视为instruction count)都减少了，
但是选项中(c)问的是:新的CPI是多少?
我原先直觉认为:把instruction count 减少的比例直接算在各CPI上就可以了
(也就是解答的分母部分)，可是解答中却多除上了新旧instruction count 的比值，
这是为什么呢?
http://imgur.com/a/UASwX
2.
第四题，题意完全不明白。
看完解答的前半部分后以为1个变量=2byte，一种运算(包括存取)=1byte
所以:
(1)Accumulator=(2+1)*4
(2)MEM-MEM=(2+2+2+1)*4
但是看到LOAD-STORE和STACK我就不知道怎么解释了...
http://imgur.com/a/T8fve
3.第5题，我认为A、B选项应该不能选
(A)提到Ci到Ci+1需 1 nsec，
而一个全加器的CarryOut耗费2个 logic delay、Sum耗费3个 logic delay。
所以我们可以知道 1个 logic delay=0.5n sec、Sum耗费1.5 nsec
故16-bit的加法应耗费 1*15+1.5=16.5 nsec
想请问一大家下是不是我有哪里搞错了
http://imgur.com/a/t05BU
(B) 我本来以为他是在求多层次前瞻进位加法器(16位元)，但是他解答却写他是把4个
前瞻进位加法器串起来，小弟才疏学浅，看不出来题目哪里有提到这点...
我以为是这样算:
http://i.imgur.com/QYOfB6l.png
http://i.imgur.com/h8GJB2W.jpg
因为除了最右边的CLA，
其他3个CLA都要等大Ci(for i不等于0)求出来后，
才能算ci和si(for i=4 to 15，i不包含4、8、12、16)，
题目要求的小c16等同算大C4，大C4只要从我画的图中由下往上走到第2层就好了，
所以是1+2+2=5 个logic delay。
(C) 在我画的图中由下往上走到第二层求得大Ci后，
(1)算小ci就多加2个 logic delay
(2)算小sum就多加3个 logic delay
所以 5+3=8 logic delay =8*0.5 nsec=4 nsec
(D) 求小c16等同算大C4，所以是1+2+2=5 个logic delay。
(E) 同C
题目和图片附在连结中，先谢谢大家看完我的问题@@