有同学在问，底下是我的回答：
> 请问test pattern中 1'b1 10'b0000000001
> ^^^^
> 这个bit的作用是什么?说明里面都没提及，另外
> void
> CktModule::assignPiVector(ifstream& itf)中 <value_exp>的意思是什么?
> CKT_PI 是否== CKT_IN?
如同在 assignPiVector() 的注释所说的，test pattern 每一行就是所有 PIs 的
assignments, 每个 assignment 可为 Verilog 的 legal value expression
"<value_exp>" (如 1'b1). 以这个例子来说，两个 assignments "1'b1
10'b0000000001" 分别对应到 PI "input clk" 以及 "input [9:0] pi".
然后应该是 CKT_IN, 不是 CKT_PI, 注释写错了...
> 还有cktcelltype 中的PIO的功能是什么?
就是 bidirectional IO. 像是 Verilog 中的 "inout aaa;". 在我们的作业你可以不
用理它!