[发案] 分析开放程式码(Verilog 硬件描述语言)

楼主: yowantl (加油)   2018-06-11 20:42:49
 发案人 小型公司:
联络方式[email protected]:
联络方式0972253296:
所在地区 台北或新竹:
Now~9月:
专案说明
工作内容:
1. 分析开放程式码(Verilog 硬件描述语言)的组成结构
2. 针对公司既有程式码做相关的分析以及分段注解
(主要为方便工作交接与让产品经理方便阅读使用)
3. 不需要重新撰写程式码
需求条件:
1. 熟悉velilog硬件描述语言
2. 修过相关课程佳
3. 可在学校内工作
4. 论件计酬或按小时计酬

  预算:
可大于3000
必须填写预算范围,若无填写违反板规
接案者要求:
  附注:
作者: MasterChang (我爱ASM)   2018-06-12 17:50:00
挖塞,开这种价不怕公司代码被偷光....
作者: XFarter (劈哩啪啦碰碰碰)   2018-06-12 20:54:00
已寄V

Links booklink

Contact Us: admin [ a t ] ucptt.com