[请益] spi的pull-up 电阻 ando5566 PTT批踢踢实业坊

楼主: ando5566 (风云变色) 2021-03-23 02:58:27

使用的pic18单芯片，其SPI 如果设置成cmos push pull输出，而非open drain，但仍在pi
n脚上加上pullup电阻，在pull high时是不是slew rate提升效果能由pullup 电阻来控制？
自己是这样认知，不知道想法是否有错？感谢指导！

作者: Lipraxde (Lipraxde) 2021-03-24 00:14:00

没那个必要

作者: yunnlai (none) 2021-03-24 00:21:00

MCU 的 GPIO pin 到周边 IC 会加 pull-up/down 电阻的原因是:在电源(3.3V/5V)起来后,到config叙述时(这时才设

作者: Lipraxde (Lipraxde) 2021-03-24 00:24:00

Push-pull 的输出 Hi 时直接就让上面的 MOSFET 导通了，不需要额外加个电阻慢慢拉就算你加 pull-up 电阻，Hi -> Lo 变快了，那 Lo -> Hi就不用管了？

作者: yunnlai (none) 2021-03-24 00:25:00

置成 push-pull output 或 open drain), 将该 pin 维持在High 或 Low level,以维持周边IC该pin电位.避免周边IC被 enable 误写资料进去.而不是控制 SR.

作者: Lipraxde (Lipraxde) 2021-03-24 00:28:00

一般会用 reset 去控制周边吧？

作者: yunnlai (none) 2021-03-24 00:29:00

不然就是不管三七二十一就加吧, 未细究其必要性.大部分的 configurable GPIO pin 在 reset 之后, 都是input state. 至于 input state 时的内部等效电路,就要看该 MCU 的 data sheet 才知道.

作者: Lipraxde (Lipraxde) 2021-03-28 03:23:00

啊...不用太在乎成本的话确实浪费些没关系...

作者: SAYYA (YA) 2021-05-04 15:04:00

bus loading对slew rate的影响比pull high电阻大多了一般pull high/low视你使用哪颗spi device而定,看datasheet

继续阅读