张凡 216页第2小题
请问一下答案写的3+2+2+2=9 gate delay是怎么拆解的?
我根据U型图算
gi pi 1d
Gi 2d Pi 1d ->取2d
Ci 2d
1d+2d+2d=5d gate delay
如果算到sum delay的话是10d
他gate delay试算到c16
他这边的c16 是不是就是C4的意思
不知道我哪里搞错了
请高手帮我解惑谢谢
http://imgur.com/a/LRqT1

c16就是c4C4c4 = C1 第二个要CLA要有C1才可以算c5~c8 同理后面的CLA所以答案是 1（算所有g p） + 2（算出第一个CLA之carry） + 2 + 2 + 2 = 9不过我觉得怪怪的就是了....他怎么没算G P的gate delay@@抱歉我说错了哈哈c16应该！=C4

C4=c16没错 我算c16也是5个gate delay跪求解神人大大

这是不是全部都是CLA唷，他是4个小CLA，然后大的是用一般加法。所以小CLA1算完才能算小CLA2，一个小CLA是 2 delay，那就是，3+2+2+2。

可以请问题目从哪里辨别大的是否也是CLA吗

他只有说四个小的是CLA阿。

所以是题目没说就假设他是ripple carry adder吗?

我觉得张凡这边gate delay的算法都超奇怪的...

可是C4=c16 的话 gate delay不就应该是5吗@@

这4个CLA是用ripple carry adder方式传递才会算到9 gate delay,只有第一个CLA 要等pi跟gi算好才能跟c0经过2个delay算出c4,第二个CLA已经把pi,gi算好,等c4进来经过2个gate delay就可以算出c8,第三第四以此类推,所以是A4P大说的3+2+2+2所以他根本没有去算大C